

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05218295 A

(43) Date of publication of application: 27.08.93

(51) Int. CI

H01L 25/065 H01L 25/07 H01L 25/18

(21) Application number; 04018948

(71) Applicant:

**FUJITSU LTD** 

(22) Date of filing: 04.02.92

(72) Inventor.

TAKENAKA MASAJI


# (54) SEMICONDUCTOR DEVICE

# (57) Abstract:

PURPOSE: To reduce wiring space between semiconductor chips and leads, and obtain a miniaturized semiconductor device, regarding a semiconductor device having a plurality of semiconductor chips in a package.

CONSTITUTION: Two semiconductor chips 3A, 3B are so arranged that the surfaces face each other, and an area TAB tape 12 is arranged between the two semiconductor chips 3A, 3B. The area TAB tape 12 is connected with bumps 4 formed on the semiconductor chips 3A, 3B, and end portions of the area TAB tape 12 are connected with outer leads 6. The semiconductor chips 3A, 3B and the area TAB tape 12 are resin-sealed with sealing resin 7. Thereby a semiconductor device 11 is constituted.

COPYRIGHT: (C)1993, JPO& Japio



# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平5-218295

(43)公開日 平成5年(1993)8月27日

(51) Int.CL*		識別配号	庁内整理番号	FI	技術表示箇所
HO1L	25/065 25/07				
	25/18				
			7000 414	WALL 25/00	2

審査請求 未請求 請求項の数2(全 6 頁)

(21) 出願番号	特閣平4-18948	(71)出顧人	000005223	
			富士通株式会社	
(22) 出顧日	平成4年(1992)2月4日		神奈川県川崎市中原区上小田中1015番地	
		(72)発明者	竹中 正町	
			神奈川県川崎市中原区上小田中1015番地	
			富士通株式会社内	
		(74)代理人	弁理士 伊東 忠彦 (外2名)	


# (54) 【発明の名称】 半導体装置

# (57)【要約】

【目的】 本発明は、複数の半導体チップを一つのパッケージ内に有する半導体装置に関し、半導体チップとリードとの配線用のスペースを減少させ、小型化された半導体装置を提供することを目的とする。

【構成】 2つの半導体チップ3』、3』をその表面が 対向するように配置し、これ等2つの半導体チップ3 』、3』の間にエリアTABテープ12を配置する。エ リアTABテープ12と半導体チップ3』、3』に形成 されたパンプ4とを接続し、エリアTABテープ12の 端部とアウタリード6とを接続する。半導体チップ3 』、3』とエリアTABテープ12とを封止樹脂7によ り樹脂封止して半導体装置を構成する。

## 本発明の一実施例の構成図



【特許請求の範囲】

【酵求項1】 2つの半導体チップ (3 $_{\rm A}$ , 3 $_{\rm A}$ ) が上下に位置し、且つ案子の形成された衷面が互いに対向するように配置され、故2つの半導体チップ (3 $_{\rm A}$ , 3 $_{\rm A}$ ) の間に回面に配線 (14, 16) が形成されたテープ (12) が配置されており、破各々の半導体チップ (3 $_{\rm A}$ , 3 $_{\rm A}$ ) と外部とを接続するリード (6) とが該テープ (12) により接続され、封止樹脂 (7) により機脂封止されていることを特徴とする半導体装置。

【膀求項2】 前配テープ (12) は基材 (13) に貢 10 通孔 (15, 17) を有しており、該貫通孔 (15, 17) の傾面に形成された配錄 (18) により前配テープ (12) の両面に形成された配錄 (14, 16) が接続され、前配半導体チップ (34, 35) 同士が電気的に接続されていることを特徴とする請求項1記載の半導体基礎。

### 【発明の群細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に係り、特に 複数の半導体チップを有する半導体装置に関する。

【0002】近年、電子機器等の小型軽量化、及び高機 能化が益々要求されてきており、これ等電子機器に使用 される半導体装置の小型化が進められている。

【0003】この半導体装置の小型化の一つの方法として、絶縁性を有したテープに半導体チップを搭載し、テープ上に配線を施したエリアTAB(Tape Automated B onding)方式を使用した半導体装置が注目され、実用化が進められている。

【0004】一方、複数の半導体チップを上下に配置してバッケージングし、半導体装置の高密度実装を行う方 30 法が提案されている。

【0005】しかし、上下に配置した半導体チップをパッケージ内で外部に按続するリードと接続する配録スペースが必要であり、この配線スペースを極力小さくすることが望まれている。

[0006]

【従来の技術】図5は、従来の半導体装置の構成を示す。複数の半導体チップを有する半導体装置1には、リードフレーム2の中央開口部にシリコンで形成される第一及び第二の半導体チップ3』、3』が配置されてい 40 る。この第一及び第二の半導体チップ3』、3』は、互いのシリコン背面が接合した状態となっている。

【0007】また、第一及び第二の半導体チップ3』,3』の表面には、接続用電極としてのパンプ4が形成されており、それぞれ、足曲げ加工されたテープリード5』,5』の一端に接続(インナ・リード・ポンディング)されている。そして、テープリード5』,5』の他端はリードフレーム2のアウタリード6に熱圧着(アウタ・リード・ボンディング)され、封止樹脂7により樹脂封止されている。

[0008]

【発明が解決しようとする課題】このように、従来の半導体装置1は、半導体チップ31、31とアウタリード6とを接続するためのテーブリード51、51を有しており、テーブリード51は上方に足曲げ加工が施されて半導体チップ31の表面側に接続され、テーブリード51は下方に足曲げ加工が施されて半導体チップ31の表面側に接続されている。

【0009】このテープリード5x,5xの足曲げ加工部は、半導体装置1内にパッケージングされるため、半導体装置1はパッケージ内に足曲げ加工部を収容するスペースを必要としている。したがって、その分半導体装置1の面積は増大し、また、高さ寸法も大きくなっている。

【0010】そこで、本発明は上配課題に儲みなされた もので、複数の半導体チップを上下に配置し、且つリー ドとの配線スペースを減少させることにより小型化され た半導体装置を提供することを目的とする。

[0011]

び【課題を解決するための手段】上記課題を解決するため、競求項1の発明は、2つの半導体チップが上下に位置し、且つその衰雨が互いに対向するように配置され、2つの半導体チップの間に、興雨に配線が形成されたテープが配置されており、各々の半導体チップと外部とを接続するリードとが接続され、封止樹脂により樹脂封止された構成とする。

【0012】請求項2の発明は、前配テープは基材に貫通孔を有しており、貫通孔の側面に形成された配線により前配テープの両面に形成された配線が接続され、前配半導体チップ同士が電気的に接続された構成とする。

[0013]

【作用】 請求項1の発明において、2つの半導体チップの表面が対向して配置され、両面に配線が形成されたテープが2つの半導体チップの間に配置され、このテープによって各々の半導体チップがリードと接続されたた構成は、2つの半導体チップを一枚のテープだけでリードと接続し、配線スペースを減少させる。

【0014】 静水項2の発明において、貨通孔により両 の 面に形成された配線が接続された構成は、テープの両面 に配置された2つの半導体チップ同士を電気的に接続する。

[0015]

【実施例】図1は本発明の一実施例の構成を示す。同図において、図5の従来例と同じ構成部品には同一の符号を付し、その説明は省略する。

【0016】2つの半導体チップ3,,3,には電気的 接続をおこなうためのパンプ4が各々の表面に形成され ている。そして、2つの半導体チップ3,と3,の間に 50 は、両面に電気接続配線としてのリードパターン14,

-512-

16が形成されたエリアTABテープ12が位置している。

【0017】半導体チップ3、は、エリアTABテープ12のリードパターン14の形成された倒から搭載され、パンプ4がエリアTABテープ12の基材であるポリイミドテープ13を貫通して形成された関孔部15内に位置してリードパターン16に接続されている。この関孔部15の側面にはリードが形成されており、半導体チップ3、のパンプ4が接続されたリードパターン16を、反対側のリードパターン14に接続している。ま10た、半導体チップ3」は、エリアTABテープ12の半導体チップ3」が接続された面と反対側の、リードパターン16が形成された倒から搭載され、パンプ4が開孔部17内に位置してリードパターン14に接続されている。

【0018】そして、エリアTABテーブ12の端部まで延在したリードパターン14は、リードフレーム2のアウタリード6に接続され、半導体チップ3。, 3。とエリアTABテーブ12は封止樹脂7により機脂封止されている。

【0019】このように、本実施例の半導体装置1では、エリアTABテープ12の両面を使用して2つの半導体チップ3』、3』とアウタリード6とを接続しているため、従来のようにテープを2枚使用してそれぞれに曲げ加工を施す必要は無い。よって、この曲げ加工に必要なパッケージ内のスペースを含く事ができ、半導体チップが上下に配置されてパッケージングされた半導体装置の面積を減少させ、且つ高さ寸法も小さくすることができる。

【0020】次に、図2及び図3と共にエリアTABテ 30 ープ12の形状および製造方法について説明する。

【0021】図2は、エリアTABテーブ12の拡大断面図であり、図3は、エリアTABテーブ12の製造工程図を示す。

【0022】まず、前処理のされた基材となるポリイミドテーブ13の片面に、露光、現像によりフォトレジストパターンを形成する(ステップ1)。次に、網メッキによりリードパターン14を形成する(ステップ2)。そして、ポリイミドテーブ13にエッチングにより関孔部15を形成する(ステップ3)。

【0023】以上の工程をポリイミドテープ13の反対 側の面に対して施してリードパターン16、開孔部17 を形成する(ステップ4、5、6)。

【0024】そして、開孔部15、17にリードパターン14、16同士を接続するために再びフォトレジストを終光、現像レ(ステップ7)、開孔部15、17の側面に網メッキによりリード18を形成する(ステップ8)。その後、電気的接続性を向上させるために、形成されたリードにスズ、金等のメッキが施され(ステップ9)エリアTABテープ12ができあがる。図4は、エ 50

リアTABテーブ12のリードパターンを示す拡大平面 図である。図中、実線で示したリードパターン14は、半導体チップ3点 側に形成されたリードパターンを表し、破線で示したリードパターン16はその裏側の半導体チップ3点側のリードパターンを表している。また、各リードパターン14、16の先端あるいは先端付近に位置する円形の部分は、半導体チップ3点の表面に形成されたパンプ4が位置する開孔部17(図2参照)であり、二重の円で示された部分は半導体チップ3点のパンプ4が位置する開孔部15(図2参照)である。

【0025】リードパターン14は半導体チップ3』、 3」のパンプ4とリードフレーム2のアウタリード6と を接続する機能を果たし、裏側のリードパターン16は 半導体チップ3』上のパンプ4同士、あるいは半導体チップ3』上のパンプ4同士を接続する機能を果たすと共 に、半導体チップ3』と3』のパンプ4も接続している。

【0026】このように、エリアTABテープ12が開 孔部15、17を有し、その側面にリード18(図2参 20 照)が形成されてエリアTABテープ12の両面のリー ドバターン14、16を接続することによって配線の自 由度が増し、従来半導体チップの外側で配線していた部 分をエリアTABテープ12上に配設することができる ため、パッケージ内の配線スペースを減少させることが

【0027】また、従来パッケージ内で配線を引き回す 方法としてセラミックパッケージが知られているが、本 実施例の如く、エリアTABテープを使用して配線を施 し、樹脂封止によってパッケージングすれば、高価なセ ラミックパッケージに比較して安価に半導体装置を製造 することができる。

[0028]

【発明の効果】上述の如く、請求項1の発明によれば、 両面に配線が形成されたテープを2つの半導体チップの 間に配置し、その両面の配線を使用して2つの半導体チップをリードに接続することにより、一枚のテープだけ で2つの半導体チップをリードに接続することができ る。よって、配線用のスペースが減少し、半導体装置の 小型化及び薄型化を図ることができる。

40 【0029】また、請求項2の発明によれば、テープの 関面に形成された配線を、テープの貫通孔に沿って形成 されたリードによって接続することにより、2つの半導 体チップ同士をテープ上で接続することができ、配線の 自由度が増して配線用のスペースが減少し、半導体チップの小型化を図ることができる。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す図である。

【図2】図1の実施例のエリアTABテープを示す断面 図である。

【図3】図1の実施例のエリアTABテーブの製造工程

図である。

【図4】図1の実施例のエリアTABテーブのリードバ ターンを説明する図である。


5

【図5】従来の半導体装置の構成を示す図である。 【符号の説明】

- 1 半導体装置
- 2 リードフレーム
- 第一の半導体チップ
- 31 第二の半導体チップ
- 4 パンプ


【図1】

本発明の一臭幾何の構成図



[図5]

# 従来側の半導体装置の禁止図




51,51 テープリード

- 6 アウタリード
- 7 封止樹脂
- 11、半導体装置
- 12 エリアTABテープ
- ポリイミドテープ
- リードパターン
- 17 調孔部
- 16 リードパターン
- 10 18 リード


【図2】

# 殴1の実施例のエリアTABテープを示す断面図




# [図3]

図1の実施例に使用されているエリアTAB テープの製造工程図



【図4】 図1の実施例のエリアTABテープの リードパターンを示す図



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.